AMD annonserte i dag planer om å utvidere x86-arkitekturen ved å introdusere SSE5 (Streaming SIMD Extensions), en utvidelse av instruksjonssettet til x86 som skal være designet for å forenkle kodingen til programvareutviklere og for gjøre de mest ytelseskrevende applikasjonene mer effektive.
SSE ble opprinnelig introdusert av Intel i 1999 i forbindelse med Pentium 3, som et svar på AMDs 3DNow!-utvidelse. AMD har siden den tid ikke kommet med egne utvidelser, men har tatt i bruk noen av de utvidelsene Intel har innført, blant annet SSE2 og deler av SSE3.
SSE4 ble annonsert av Intel i fjor, men skal først komme i Penryn-generasjonen av selskapets prosessorer. Disse skal komme på markedet denne høsten.
Les også:
- [15.08.2007] Nye brikker skal øke Java og .Net-farten
- [06.06.2007] Intel forenkler flertrådet programmering
- [29.03.2007] Intel klar med største endring på over ti år
AMDs SSE5 skal ifølge selskapet gi utviklere nye hjelpemidler for å hente mer ytelse ut av applikasjoner som brukes daglig av både konsumenter og bedrifter. Dette inkluderer både tungregning, multimedie- og sikkerhetsapplikasjoner.
Selv om de første prosessorne som skal ta i bruk SSE5 ikke vil komme på markedet før «Bulldozer»-kjernen blir klar i 2009, gjør AMD instruksjonssettet tilgjengelig for utviklere allerede nå. Selskapet har også tidligere med hell gjort detaljer om kommende teknologier tilgjengelige for utviklere, slik at disse får god tid til å lære seg teknologiene før de har kommet på markedet. Dette gjelder både selskapets virtualiseringsspesifikasjon og Lightweight Profiling Proposal, som skal hjelpe utviklere med bedre å utnytte flerkjernede prosessorer.
AMD skriver i en pressemelding at selv om flerkjernet teknologi og integrasjonen av spesialiserte hjelpeprosessorer er effektive metoder for å flytte ytelsesgrensene, er det å gjøre det mulig å gjøre effektiviteten til hver kjerne så høy som mulig, like viktig. Dette vil AMD gjøre ved å redusere det totale antallet instruksjoner som må gjøres for å oppnå et resultat.
SSE5 skal blant annet utvide antallet operander en x86-instruksjoner kan håndtere fra to til tre. Dette skal gjøre det mulig å slå sammen flere enkle instruksjoner i én enkel, men mer effektivt instruksjon. Ifølge AMD er det i dag bare visse RISC-arkitekturer som støtter instruksjoner med tre operander.
Fused Multiply Accumulate er en ny instruksjon som skal kombinere multiplikasjon og addisjon, noe som skal åpne for gjentakende beregninger med én instruksjon. Dette skal blant annet kunne utnyttes av grafikk- og multimedieapplikasjoner til å gjøre beregninger raskere.
