Intel beskriver i dette dokumentet det selskapet kaller "Application Targeted Accelerators". Dette er utvidelser av Intel-arkitekturen som innebærer å legge til ytelsesoptimaliserte akseleratorer beregnet for ett eneste formål. Akseleratorene skal gi lavere responstid og lavere effektforbruk og integreres i CPU-en silisium for å gi økt ytelse til spesifikke formål.
Intel skriver at slike akseleratorer er begynnelsen på en naturlig evolusjon med å gi prosessorene økt funksjonalitet. Overgangen fra 65 nm til 45 nm og etter hvert også 32 nm vil gi plass til flere transistorer. Dette kan brukes til å legge til mer cache-minne eller flere kjerner, men også den nevnte typen akseleratorer med fast funksjonalitet.
I første omgang sikter Intel mot to former for akseleratorer. Den første er et sett som skal gi CRC (Cyclic Redundancy Check) økt ytelse. Dette er en sjekk for å teste integriteten til data og benyttes i svært mange sammenhenger, ikke minst iSCSI (Internet Small Computer
System Interface ) og RDMA (Remote Direct Memory Access), der det også utgjør en betydelig flaskehals.
Det skal være billigere å bygge denne funksjonaliteten inn i prosessoren enn å benytte separate, dedikerte brikker. Sammen med akseleratoren vil det også tilbys en ny CRC-instruksjon.
Den andre akseleratortypen vil tilby en enkelt instruksjon, POPCNT, som skal gi mer effektiv mønstergjenkjenning og søk i store datasett. Intel mener at applikasjoner for blant annet håndskriftsgjenkjenning, digital helse og utforsking av arvemateriale vil dra nytte av denne.
I tillegg til dette, planlegger Intel en ny utvidelse av selskapets SSE-instruksjoner (Streaming SIMD Extensions). SSE4 vil inkludere mer enn 50 nye instruksjoner og være en utvidelse av dagens SSE3-instruksjoner, som sist ble oppdatert i sommer i forbindelse med Core 2-arkitekturen. De nye instruksjonene skal på sikt kunne gi økt ytelse i forbindelse med oppgaver knyttet til grafikk, video-omkoding og -prosessering, 3D-grafikk, spill, webservere og applikasjonsservere.
Instruksjonene er delt inn i to grupper, " SSE4 Vectorizing Compiler and Media Accelerators" og "SSE4 Efficient Accelerated String and Text Processing".
Detaljer om de fleste instruksjonene finner i dette dokumentet.
Det er noe uklart når Intels Application Targeted Accelerators vil innføres, men deler av SSE4 skal være inkludert i Intels første prosessor basert på 45 nanometers prosessteknologi. Trolig vil dette være "Penryn", en prosessor som vil ha svært mye felles med dagens Core 2 Duo-prosessorer. Intel har foreløpig planlagt å sette denne i produksjon andre halvdel av 2007. Resten av instruksjonene vil først bli tilgjengelig i en senere modell. Dette er trolig "Nehalem", som vil være basert på Intels andre generasjon av Core-arkitekturen, og som trolig kommer i 2008 en gang.
